Macros
#define	MPUIMU_REG_SELF_TEST_X 0x0D

#define	MPUIMU_REG_SELF_TEST_Y 0x0E

#define	MPUIMU_REG_SELF_TEST_Z 0x0F

#define	MPUIMU_REG_SELF_TEST_A 0x10

#define	MPUIMU_REG_SMPLRT_DIV 0x19

#define	MPUIMU_REG_MOT_THR 0x1F

#define	MPUIMU_REG_I2C_MST_CTRL 0x24

#define	MPUIMU_REG_I2C_SLV0_ADDR 0x25

#define	MPUIMU_REG_I2C_SLV0 0x26

#define	MPUIMU_REG_I2C_SLV0_CTRL 0x27

#define	MPUIMU_REG_I2C_SLV1_ADDR 0x28

#define	MPUIMU_REG_I2C_SLV1 0x29

#define	MPUIMU_REG_I2C_SLV1_CTRL 0x2A

#define	MPUIMU_REG_I2C_SLV2_ADDR 0x2B

#define	MPUIMU_REG_I2C_SLV2 0x2C

#define	MPUIMU_REG_I2C_SLV2_CTRL 0x2D

#define	MPUIMU_REG_I2C_SLV3_ADDR 0x2E

#define	MPUIMU_REG_I2C_SLV3 0x2F

#define	MPUIMU_REG_I2C_SLV3_CTRL 0x30

#define	MPUIMU_REG_I2C_SLV4_ADDR 0x31

#define	MPUIMU_REG_I2C_SLV4 0x32

#define	MPUIMU_REG_I2C_SLV4_DO 0x33

#define	MPUIMU_REG_I2C_SLV4_CTRL 0x34

#define	MPUIMU_REG_I2C_SLV4_DI 0x35

#define	MPUIMU_REG_I2C_MST_STATUS 0x36

#define	MPUIMU_REG_I2C_SLV0_DO 0x63

#define	MPUIMU_REG_I2C_SLV1_DO 0x64

#define	MPUIMU_REG_I2C_SLV2_DO 0x65

#define	MPUIMU_REG_I2C_SLV3_DO 0x66

#define	MPUIMU_REG_I2C_MST_DELAY_CT 0x67

#define	MPUIMU_REG_INT_PIN_CFG 0x37

#define	MPUIMU_REG_INT_ENABLE 0x38

#define	MPUIMU_REG_INT_STATUS 0x3A

#define	MPUIMU_REG_SIGNAL_PATH_RES 0x68

#define	MPUIMU_REG_MOT_DETECT_CTRL 0x69

#define	MPUIMU_REG_USER_CTRL 0x6A

#define	MPUIMU_REG_PWR_MGMT_1 0x6B

#define	MPUIMU_REG_PWR_MGMT_2 0x6C

#define	MPUIMU_REG_FIFO_EN 0x23

#define	MPUIMU_REG_FIFO_COUNTH 0x72

#define	MPUIMU_REG_FIFO_COUNTL 0x73

#define	MPUIMU_REG_FIFO_R_W 0x74

#define	MPUIMU_REG_WHO_AM_I 0x75

Detailed Description

Macro Definition Documentation

◆ MPUIMU_REG_FIFO_COUNTH

#define MPUIMU_REG_FIFO_COUNTH 0x72

◆ MPUIMU_REG_FIFO_COUNTL

#define MPUIMU_REG_FIFO_COUNTL 0x73

◆ MPUIMU_REG_FIFO_EN

#define MPUIMU_REG_FIFO_EN 0x23

◆ MPUIMU_REG_FIFO_R_W

#define MPUIMU_REG_FIFO_R_W 0x74

◆ MPUIMU_REG_I2C_MST_CTRL

#define MPUIMU_REG_I2C_MST_CTRL 0x24

◆ MPUIMU_REG_I2C_MST_DELAY_CT

#define MPUIMU_REG_I2C_MST_DELAY_CT 0x67

◆ MPUIMU_REG_I2C_MST_STATUS

#define MPUIMU_REG_I2C_MST_STATUS 0x36

◆ MPUIMU_REG_I2C_SLV0

#define MPUIMU_REG_I2C_SLV0 0x26

◆ MPUIMU_REG_I2C_SLV0_ADDR

#define MPUIMU_REG_I2C_SLV0_ADDR 0x25

◆ MPUIMU_REG_I2C_SLV0_CTRL

#define MPUIMU_REG_I2C_SLV0_CTRL 0x27

◆ MPUIMU_REG_I2C_SLV0_DO

#define MPUIMU_REG_I2C_SLV0_DO 0x63

◆ MPUIMU_REG_I2C_SLV1

#define MPUIMU_REG_I2C_SLV1 0x29

◆ MPUIMU_REG_I2C_SLV1_ADDR

#define MPUIMU_REG_I2C_SLV1_ADDR 0x28

◆ MPUIMU_REG_I2C_SLV1_CTRL

#define MPUIMU_REG_I2C_SLV1_CTRL 0x2A

◆ MPUIMU_REG_I2C_SLV1_DO

#define MPUIMU_REG_I2C_SLV1_DO 0x64

◆ MPUIMU_REG_I2C_SLV2

#define MPUIMU_REG_I2C_SLV2 0x2C

◆ MPUIMU_REG_I2C_SLV2_ADDR

#define MPUIMU_REG_I2C_SLV2_ADDR 0x2B

◆ MPUIMU_REG_I2C_SLV2_CTRL

#define MPUIMU_REG_I2C_SLV2_CTRL 0x2D

◆ MPUIMU_REG_I2C_SLV2_DO

#define MPUIMU_REG_I2C_SLV2_DO 0x65

◆ MPUIMU_REG_I2C_SLV3

#define MPUIMU_REG_I2C_SLV3 0x2F

◆ MPUIMU_REG_I2C_SLV3_ADDR

#define MPUIMU_REG_I2C_SLV3_ADDR 0x2E

◆ MPUIMU_REG_I2C_SLV3_CTRL

#define MPUIMU_REG_I2C_SLV3_CTRL 0x30

◆ MPUIMU_REG_I2C_SLV3_DO

#define MPUIMU_REG_I2C_SLV3_DO 0x66

◆ MPUIMU_REG_I2C_SLV4

#define MPUIMU_REG_I2C_SLV4 0x32

◆ MPUIMU_REG_I2C_SLV4_ADDR

#define MPUIMU_REG_I2C_SLV4_ADDR 0x31

◆ MPUIMU_REG_I2C_SLV4_CTRL

#define MPUIMU_REG_I2C_SLV4_CTRL 0x34

◆ MPUIMU_REG_I2C_SLV4_DI

#define MPUIMU_REG_I2C_SLV4_DI 0x35

◆ MPUIMU_REG_I2C_SLV4_DO

#define MPUIMU_REG_I2C_SLV4_DO 0x33

◆ MPUIMU_REG_INT_ENABLE

#define MPUIMU_REG_INT_ENABLE 0x38

◆ MPUIMU_REG_INT_PIN_CFG

#define MPUIMU_REG_INT_PIN_CFG 0x37

◆ MPUIMU_REG_INT_STATUS

#define MPUIMU_REG_INT_STATUS 0x3A

◆ MPUIMU_REG_MOT_DETECT_CTRL

#define MPUIMU_REG_MOT_DETECT_CTRL 0x69

◆ MPUIMU_REG_MOT_THR

#define MPUIMU_REG_MOT_THR 0x1F

◆ MPUIMU_REG_PWR_MGMT_1

#define MPUIMU_REG_PWR_MGMT_1 0x6B

◆ MPUIMU_REG_PWR_MGMT_2

#define MPUIMU_REG_PWR_MGMT_2 0x6C

◆ MPUIMU_REG_SELF_TEST_A

#define MPUIMU_REG_SELF_TEST_A 0x10

◆ MPUIMU_REG_SELF_TEST_X

#define MPUIMU_REG_SELF_TEST_X 0x0D

◆ MPUIMU_REG_SELF_TEST_Y

#define MPUIMU_REG_SELF_TEST_Y 0x0E

◆ MPUIMU_REG_SELF_TEST_Z

#define MPUIMU_REG_SELF_TEST_Z 0x0F

◆ MPUIMU_REG_SIGNAL_PATH_RES

#define MPUIMU_REG_SIGNAL_PATH_RES 0x68

◆ MPUIMU_REG_SMPLRT_DIV

#define MPUIMU_REG_SMPLRT_DIV 0x19

◆ MPUIMU_REG_USER_CTRL

#define MPUIMU_REG_USER_CTRL 0x6A

◆ MPUIMU_REG_WHO_AM_I

#define MPUIMU_REG_WHO_AM_I 0x75

Macros