mikroSDK Reference Manual
Macros
RFSYS Register Masks
Mapping Information » Device Peripheral Access Layer » ADC Peripheral Access Layer » AIPS Peripheral Access Layer » AXBS Peripheral Access Layer » CAN Peripheral Access Layer » CAU Peripheral Access Layer » CMP Peripheral Access Layer » CMT Peripheral Access Layer » CRC Peripheral Access Layer » DAC Peripheral Access Layer » DMA Peripheral Access Layer » DMAMUX Peripheral Access Layer » ENET Peripheral Access Layer » EWM Peripheral Access Layer » FB Peripheral Access Layer » FMC Peripheral Access Layer » FTFL Peripheral Access Layer » FTM Peripheral Access Layer » GPIO Peripheral Access Layer » I2C Peripheral Access Layer » I2S Peripheral Access Layer » LLWU Peripheral Access Layer » LPTMR Peripheral Access Layer » MCG Peripheral Access Layer » MCM Peripheral Access Layer » NV Peripheral Access Layer » OSC Peripheral Access Layer » PDB Peripheral Access Layer » PIT Peripheral Access Layer » PMC Peripheral Access Layer » PORT Peripheral Access Layer » RCM Peripheral Access Layer » RFSYS Peripheral Access Layer

Macros

#define RFSYS_BASE   (0x40041000u)
 
#define RFSYS   ((RFSYS_Type *)RFSYS_BASE)
 
#define RFSYS_BASE_ADDRS   { RFSYS_BASE }
 
#define RFSYS_BASE_PTRS   { RFSYS }
 
#define RFSYS_REG_COUNT   (8U)
 
#define RFSYS_REG_COUNT   (8U)
 
#define RFSYS_REG_COUNT   (8U)
 
#define RFSYS_REG_COUNT   (8U)
 

REG - Register file register

#define RFSYS_REG_LL_MASK   (0xFFU)
 
#define RFSYS_REG_LL_SHIFT   (0U)
 
#define RFSYS_REG_LL(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_LL_SHIFT)) & RFSYS_REG_LL_MASK)
 
#define RFSYS_REG_LH_MASK   (0xFF00U)
 
#define RFSYS_REG_LH_SHIFT   (8U)
 
#define RFSYS_REG_LH(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_LH_SHIFT)) & RFSYS_REG_LH_MASK)
 
#define RFSYS_REG_HL_MASK   (0xFF0000U)
 
#define RFSYS_REG_HL_SHIFT   (16U)
 
#define RFSYS_REG_HL(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_HL_SHIFT)) & RFSYS_REG_HL_MASK)
 
#define RFSYS_REG_HH_MASK   (0xFF000000U)
 
#define RFSYS_REG_HH_SHIFT   (24U)
 
#define RFSYS_REG_HH(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_HH_SHIFT)) & RFSYS_REG_HH_MASK)
 
#define RFSYS_REG_LL_MASK   0xFFu
 
#define RFSYS_REG_LL_SHIFT   0
 
#define RFSYS_REG_LL(x)   (((uint32_t)(((uint32_t)(x))<<RFSYS_REG_LL_SHIFT))&RFSYS_REG_LL_MASK)
 
#define RFSYS_REG_LH_MASK   0xFF00u
 
#define RFSYS_REG_LH_SHIFT   8
 
#define RFSYS_REG_LH(x)   (((uint32_t)(((uint32_t)(x))<<RFSYS_REG_LH_SHIFT))&RFSYS_REG_LH_MASK)
 
#define RFSYS_REG_HL_MASK   0xFF0000u
 
#define RFSYS_REG_HL_SHIFT   16
 
#define RFSYS_REG_HL(x)   (((uint32_t)(((uint32_t)(x))<<RFSYS_REG_HL_SHIFT))&RFSYS_REG_HL_MASK)
 
#define RFSYS_REG_HH_MASK   0xFF000000u
 
#define RFSYS_REG_HH_SHIFT   24
 
#define RFSYS_REG_HH(x)   (((uint32_t)(((uint32_t)(x))<<RFSYS_REG_HH_SHIFT))&RFSYS_REG_HH_MASK)
 
#define RFSYS_REG_LL_MASK   (0xFFU)
 
#define RFSYS_REG_LL_SHIFT   (0U)
 
#define RFSYS_REG_LL(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_LL_SHIFT)) & RFSYS_REG_LL_MASK)
 
#define RFSYS_REG_LH_MASK   (0xFF00U)
 
#define RFSYS_REG_LH_SHIFT   (8U)
 
#define RFSYS_REG_LH(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_LH_SHIFT)) & RFSYS_REG_LH_MASK)
 
#define RFSYS_REG_HL_MASK   (0xFF0000U)
 
#define RFSYS_REG_HL_SHIFT   (16U)
 
#define RFSYS_REG_HL(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_HL_SHIFT)) & RFSYS_REG_HL_MASK)
 
#define RFSYS_REG_HH_MASK   (0xFF000000U)
 
#define RFSYS_REG_HH_SHIFT   (24U)
 
#define RFSYS_REG_HH(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_HH_SHIFT)) & RFSYS_REG_HH_MASK)
 
#define RFSYS_REG_LL_MASK   (0xFFU)
 
#define RFSYS_REG_LL_SHIFT   (0U)
 
#define RFSYS_REG_LL(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_LL_SHIFT)) & RFSYS_REG_LL_MASK)
 
#define RFSYS_REG_LH_MASK   (0xFF00U)
 
#define RFSYS_REG_LH_SHIFT   (8U)
 
#define RFSYS_REG_LH(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_LH_SHIFT)) & RFSYS_REG_LH_MASK)
 
#define RFSYS_REG_HL_MASK   (0xFF0000U)
 
#define RFSYS_REG_HL_SHIFT   (16U)
 
#define RFSYS_REG_HL(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_HL_SHIFT)) & RFSYS_REG_HL_MASK)
 
#define RFSYS_REG_HH_MASK   (0xFF000000U)
 
#define RFSYS_REG_HH_SHIFT   (24U)
 
#define RFSYS_REG_HH(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_HH_SHIFT)) & RFSYS_REG_HH_MASK)
 
#define RFSYS_REG_LL_MASK   (0xFFU)
 
#define RFSYS_REG_LL_SHIFT   (0U)
 
#define RFSYS_REG_LL(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_LL_SHIFT)) & RFSYS_REG_LL_MASK)
 
#define RFSYS_REG_LH_MASK   (0xFF00U)
 
#define RFSYS_REG_LH_SHIFT   (8U)
 
#define RFSYS_REG_LH(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_LH_SHIFT)) & RFSYS_REG_LH_MASK)
 
#define RFSYS_REG_HL_MASK   (0xFF0000U)
 
#define RFSYS_REG_HL_SHIFT   (16U)
 
#define RFSYS_REG_HL(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_HL_SHIFT)) & RFSYS_REG_HL_MASK)
 
#define RFSYS_REG_HH_MASK   (0xFF000000U)
 
#define RFSYS_REG_HH_SHIFT   (24U)
 
#define RFSYS_REG_HH(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_HH_SHIFT)) & RFSYS_REG_HH_MASK)
 
#define RFSYS_REG_LL_MASK   (0xFFU)
 
#define RFSYS_REG_LL_SHIFT   (0U)
 
#define RFSYS_REG_LL(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_LL_SHIFT)) & RFSYS_REG_LL_MASK)
 
#define RFSYS_REG_LH_MASK   (0xFF00U)
 
#define RFSYS_REG_LH_SHIFT   (8U)
 
#define RFSYS_REG_LH(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_LH_SHIFT)) & RFSYS_REG_LH_MASK)
 
#define RFSYS_REG_HL_MASK   (0xFF0000U)
 
#define RFSYS_REG_HL_SHIFT   (16U)
 
#define RFSYS_REG_HL(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_HL_SHIFT)) & RFSYS_REG_HL_MASK)
 
#define RFSYS_REG_HH_MASK   (0xFF000000U)
 
#define RFSYS_REG_HH_SHIFT   (24U)
 
#define RFSYS_REG_HH(x)   (((uint32_t)(((uint32_t)(x)) << RFSYS_REG_HH_SHIFT)) & RFSYS_REG_HH_MASK)
 

REG - Register file register

#define RFSYS_REG_COUNT   (8U)
 

Macro Definition Documentation

◆ RFSYS

#define RFSYS   ((RFSYS_Type *)RFSYS_BASE)

Peripheral RFSYS base pointer

◆ RFSYS_BASE

#define RFSYS_BASE   (0x40041000u)

Peripheral RFSYS base address

◆ RFSYS_BASE_ADDRS

#define RFSYS_BASE_ADDRS   { RFSYS_BASE }

Array initializer of RFSYS peripheral base addresses

◆ RFSYS_BASE_PTRS

#define RFSYS_BASE_PTRS   { RFSYS }

Array initializer of RFSYS peripheral base pointers